Способи адресації пам'яті
Спо́соби адреса́ції па́м'яті — комплекс стандартизованих для певної архітектури системи команд центрального процесора способів для визначення (обчислення) місця розташування операндів у пам'яті ЕОМ або адреси наступної команди при виконанні команд переходу. В цій статті висвітлюються аспекти адресації операндів (методи адресації переходів).
Передумови та потреби[ред. | ред. код]
Для того, щоби отримати можливість використовувати дані з пам'яті в обчислювальних операціях, необхідно однозначно вказати процесору їхнє розташування. В фон-нейманівських машинах кожна комірка пам'яті має власну адресу й проблема визначення місця розташування потрібних даних зводиться до визначення цієї адреси.
У перших комп'ютерах адресу або номер комірки необхідно було вказувати явно, і такий метод адресації виявлявся дуже незручним. Труднощі в алгоритмізації різних завдань, де була потрібна автоматизація процесу визначення адреси, стали причиною введення згодом широкого спектра методів адресації. Кожний з них фактично пропонує певну формулу для обчислення ефективної (тобто фактичної) адреси, зручну в тій або іншій ситуації.
Коротке порівняння адресації у CISC та RISC архітектурах[ред. | ред. код]
 | Цей розділ потребує доповнення. |
Пік винахідництва в цій галузі припав на час панування CISC-архітектур «регістр-пам'ять», які дозволяли безпосередньо використовувати як один з операндів комірку пам'яті. RISC-архітектури типу «регістр-регістр», в яких доступ до пам'яті регламентується значно більш жорстко, мають у порівнянні з CISC, дуже скромний набір методів адресації, і у найрадикальніших представниках цієї ідеології зведений до єдиного.
CISC-модель (архітектури «регістр-пам'ять»)[ред. | ред. код]
Як приклад CISC-моделі адресації пам'яті, розглянемо різноманітну палітру методів популярної колись архітектури VAX-11 і розглянемо її на прикладі двооперандної команди додавання ADD a, b (a:=a+b), де кожний операнд може бути як регістром, так і безпосередньо знаходитись в пам'яті. В таблиці зведені основні методи адресації VAX (загальна кількість їх перевищує два десятки, але інші є похідними від наведених) за умови, що операнд а завжди перебуває в регістрі R1, а ефективна адреса операнда b обчислюється залежно від зазначеного в команді методу адресації.
Інформація про операнд міститься в його специфікаторі, формат якого варіюється, але для більшості методів адресації складається з полів «регістр» і «режим». Тобто, режим адресації задається полем «режим», а номер задіяного регістра міститься у полі «регістр». В режимі адресації по зсуву, в команді після полів режиму й регістра, з'являється додаткове поле із зазначенням величини самого зсуву. В режимі масштабування також застосовується розширення команди й у додатковому полі знаходиться специфікатор для третього задіяного регістра.
Реалізація абсолютної та безпосередньої адресації в машинах PDP і VAX досить цікава й використовує неявно, як залучений регістр, регістр лічильника команди (PC). Абсолютна адресація реалізується через непряму регістрову з автоінкрементом, а безпосередня — через непряму з автоінкрементом та дописуванням зсуву або константи безпосередньо після команди. При цьому регістр PC у момент виконання команди завжди вказує на наступну після неї комірку пам'яті, яка містить адресу зсуву або константи, й обчислення абсолютної адреси відбудеться коректно. Після цього необхідно лише збільшити PC до адреси наступної команди. Це робиться шляхом додання до поточного значення лічильника одиниці (автоінкремента).
| Спосіб адресації | Запис команди | Ефективна адреса | Розгорнутий запис | Застосування |
| Абсолютна (пряма) | ADD R1,@#1000 | M[1000] | R1:=R1+M[1000] | Коли відома абсолютна (пряма) адреса операнда |
| Безпосередня | ADD R1,#4 | - | R1:=R1+4 | Один з операндів — константа (арифм. операції, перевірки умов) |
| Регістрова | ADD R1,R2 | R2 | R1:=R1+R2 | Усі операнди в регістрах |
| Непряма регістрова | ADD R1,(R2) | M[R2] | R1:=R1+M[R2] | Доступ до даних за попередньо обчисленою адресою, визначення адреси, на яку посилається вказівник (адреса вказівника — в R2) |
| Непряма | ADD R1,@(R2) | M[M[R2]] | R1:=R1+M[M[R2]] | Робота з вказівниками: якщо в R2 — адреса вказівника р, то ефективна адреса — це значення *p |
| За зсувом (базова, індексна) | ADD R1,30(R2) | M[R2+30] | R1:=R1+M[R2+30] | Один з основных способів. Застосовується для організації переміщуваних програм (фіксація «початку відліку (база)» в R2), для роботи з масивами (адреса початку — в R2, змінною зсуву отримаємо доступ до різних комірок масиву) |
| Масштабування (індексна регістрова непряма) | ADD R1,(R2)[R3] | M[x*R3+R2] | R1:=R1+M[x*R3+R2] x — різне в залежності від типу операндів |
Робота з масивами |
| Непряма регістрова з автоінкрементом | ADD R1,(R2)+ | M[R2] | R1:=R1+M[R2]; R2:=R2+1 |
Робота з масивами у циклах. R2 початково вказує на початок масиву, кожна нова ітерація супроводжується позиціонуванням на наступний елемент |
| Непряма регістрова з автодекрементом | ADD R1,-(R2) | M[R2-1] | R2:=R2-1; R1:=R1+M[R2] |
Аналогічно попередньому способу |
Ri — регістр з порядковим номером i.
М[j] — комірка пам'яті з абсолютною адресою j.
M[Ri]- комірка пам'яті з адресою, яка розташована в регістрі Ri
| Цей розділ потребує доповнення. |
Безпосереднє адресування[ред. | ред. код]
Безпосере́днє адресування[1] (англ. immediate addressing), безпосередні операнди (англ. immediate operands) — метод адресації операндів, де один з операндів є константою[2], значення якої зберігається безпосередньо у відповідному полі машинної команди[3].
+------+-----+-----+----------------+ | ADD | R1 | R2 | константа | R1 := R2 + константа; +------+-----+-----+----------------+
На малюнку показаний типовий формат триадресної команди для реалізації безпосередньої адресації (типовий для RISC-архітектур). Для CISC-архітектур регістри R1 та R2 зазвичай збігаються.
В цьому методі адресації обчислення ефективної адреси не виконується взагалі, і в деяких архітектурах системи команд він взагалі не вважається методом адресації.
Розрядність константи та, відповідно, діапазон значень, залежать від конкретної архітектури. Наприклад, для архітектури DEC VAX, розрядність такої константи могла становити 6, 8, 16, або 32 біт. В RISC-архітектурах, як правило, розрядність константи є фіксованою і не може змінюватись.
В архітектурі Intel розмір залежить від команди і не може перевищувати 32 біти[3]. Команди FPU не підтримують безпосередню адресацію, кожен операнд повинен бути в регістрі чи пам'яті.[4]
RISC-модель (архітектури «регістр-регістр»)[ред. | ред. код]
В архітектурах «регістр-регістр» про методи адресації пам'яті має сенс говорити тільки щодо спеціальних команд завантаження й збереження даних. Всі обчислювальні команди в цих архітектурах використовують винятково регістри або константи в полі команди, а значить тільки регістрову або безпосередню адресацію. RISC-архітектури, які ми маємо на увазі, говорячи про машини типу «регістр-регістр» (хоча, якщо точніше, RISC є всього лише підмножиною цього класу), власне, використовують дуже обмежений набір методів адресації, які несуть інше функціональне навантаження й не є складовою частиною обчислювальних операцій.
Під ефективною адресою тепер будемо розуміти адресу комірки пам'яті, призначеної для завантаження в регістр спеціальною командою LD (load) або збереження результату спеціальною командою ST (store).
Цей набір є досить скромним у порівнянні з різноманіттям VAX. Поряд з нею архітектура DEC Alpha, з її єдиним методом адресації, виглядає, на перший погляд, навіть дивно, тим більше, що довгий час процесорам саме цієї архітектури належав світовий рекорд швидкодії. Однак, як показують статистичні дослідження, таке рішення цілком обґрунтоване — найуживанішими є методи адресації за зсувом (базової) й з використанням константи в полі команди, на них припадає в середньому стільки ж, скільки й на всі інші разом узяті. Хоча, звичайно ж, дуже багато чого залежить від стратегії оптимізації, використовуваної компілятором для конкретної архітектури.
Подібно до того, як в VAX деякі методи адресації були спеціальними випадками інших, в Alpha на основі адресації за зсувом (базової) можна отримати, наприклад, регістрову адресацію зазначенням нуля як розміру зсуву, або абсолютну адресацію записом нуля як задіяного регістра (зазвичай замість цього використовується регістр R0, який в RISC-архітектурах містить константу нуля).
| Спосіб адресації | Запис команди | Ефективна адреса | Розгорнутий запис | MIPS IV | PA-RISC 2.0 | PowerPC | DEC Alpha | SPARC v9 |
| За зсувом | LD R1,30(R2) ST R1,30(R2) |
M[30+R2] | R1:=M[30+R2] R1:=M[30+R2] |
так | так | так | так | ні |
| Регістрово-індексна | LDX R1,R2,R3 STX R1,R2,R3 |
M[R2+R3] | R1:=M[R2+R3] R1:=M[R2+R3] |
частково | частково | так | ні | ні |
| Регістрова з поновленням регістра | LDU R1,50(R2) STU R1,50(R2) |
M[50+R2] | R1:=M[30+R2]; R2:=50+R2 |
ні | так | так | ні | ні |
| Регістрово-індексна з поновленням регістра | LDUX R1,R2,R3 STUX R1,R2,R3 |
M[R2+R3] | R1:=M[R2+R3]; R2:=R2+R3 |
ні | так | так | ні | ні |
| Регістрова (похідна від адресації за зсувом) | LD R1,0(R2) | R2 | R1:=R2 | так | так | так | так | так |
| Абсолютна (похідна від адресації за зсувом) | LD R1,500(R0) | M[500] | R1:=M[500] | так | так | так | так | так |
Див. також[ред. | ред. код]
Зноски[ред. | ред. код]
- ↑ Є. Мейнарович; М. Кратко (2010). Англійсько-український словник з математики та інформатики. ISBN 978-966-569-275-1. Процитовано 31 грудня 2023.
- ↑ Nisan, Noam; Schocken, Shimon; Schocken, Simon. 4.1.3 Machine Language - Commands. The elements of computing systems: building a modern computer from first principles (вид. 1st MIT Press paperback). Cambridge, Mass. London: MIT. ISBN 026214087X.
- ↑ а б intel1, с. 5.3.1 Immediate Operands.
- ↑ intel1, с. 7.5.2 FPU Instruction Operands.
Література[ред. | ред. код]
|
Це незавершена стаття про інформаційні технології. Ви можете допомогти проєкту, виправивши або дописавши її. |
 | Ця стаття не містить посилань на джерела. (березень 2021) |