Шаблон:Архітектура процесора

Матеріал з Вікіпедії — вільної енциклопедії.
Перейти до навігації Перейти до пошуку
{{i}} Документація шаблону[перегляд] [редагувати] [історія] [очистити кеш]

Використання

[ред. код]

Заготовка для копіювання у режимі редагування коду:

{{Архітектура процесора
|назва       =
|зображення  =
|підпис      = 
|проєктант   =
|розрядність =
|поява       =
|версія      =
|архітектура =
|тип         =
|інструкції  =
|переходи    =
|порядок байтів =
|розмір сторінки = 
|розширення  =
|відкритий   =
|регістри    =
|gpr         =
|fpr         =
}}

TemplateData

[ред. код]
Це документація TemplateData для шаблону Архітектура процесора, яка використовується Візуальним редактором та іншими інструментами.

Картка архітектури процесора

Параметри шаблону[Управління TemplateData]

Для цього шаблону краще блокове форматування параметрів.

ПараметрОписТипСтатус
Названазва ім'я

Назва архітектури

Рядокнеобов'язковий
Зображеннязображення

немає опису

Файлнеобов'язковий
Розмір зображеннязображення_розмір

Ширина зображення у пікселях

Рядокнеобов'язковий
Альтalt

Альтернативний текст зображення

Рядокнеобов'язковий
підписпідпис

Підпис під зображенням

Рядокнеобов'язковий
Проєктантпроєктант

Хто спроєктував цю архітектуру

Рядокнеобов'язковий
Розрядністьрозрядність

Розрядність (біт)

Рядокнеобов'язковий
Появапоява

Коли вперше з'явилася

Рядокнеобов'язковий
Версіяверсія

Поточна версія архітектури

Рядокнеобов'язковий
Вид архітектуриархітектура

Вид архітектури

Приклад
CISC / RISC / VLIW
Рядокнеобов'язковий
ТипТип

Тип архітектури

Приклад
регістрова / load-store / стекова
Рядокнеобов'язковий
Інструкціїінструкції

Як кодуються інструкції

Приклад
змінної довжини
Рядокнеобов'язковий
Переходипереходи

Як реалізовано команди переходів

Рядокнеобов'язковий
Порядок байтівпорядок байтів

немає опису

Приклад
Big чи Little Endian
Рядокнеобов'язковий
Розмір сторінкиРозмір сторінки

немає опису

Приклад
4 кілобайти
Рядокнеобов'язковий
Розширеннярозширення

Варіанти розширення

Рядокнеобов'язковий
Відкритий дизайн?відкритий

Вкажіть «так», якщо дизайн відкритий

Рядокнеобов'язковий
Регістрирегістри

Кількість і розрядність регістрів

Рядокнеобов'язковий
gprgpr

Кількість регістрів загального призначення

Рядокнеобов'язковий
fprfpr

немає опису

Приклад
Кількість регістрів для чисел з рухомою комою
Рядокнеобов'язковий

Приклад

[ред. код]
RISC-V
Розробка Університет Каліфорнії (Берклі)
Розрядність 32, 64 або 128 біт
Поява 2010
Версія 2.2
Тип архітектури RISC
Інструкції змінної довжини
Реалізація переходів Compare-and-branch
Порядок байтів little-endian
Розширення M, A, F, D, Q, C, P
Відкритий дизайн так
Регістри
Загального призначення 16, 32 (включно з одним регістром, що завжди повертає нуль при читанні)
Рухома кома 32 (опційно)
{{Архітектура процесора
|назва       = RISC-V
|зображення  = RISC-V-logo.svg
|підпис      = 
|проєктант   = [[Університет Каліфорнії (Берклі)]]
|розрядність = 32, 64 або 128 біт
|поява       = 2010
|версія      = 2.2
|архітектура = RISC
|тип         = [[load-store]]
|інструкції  = змінної довжини
|переходи    = Compare-and-branch
|порядок байтів  = little-endian
|розмір сторінки = 
|розширення  = M, A, F, D, Q, C, P
|відкритий   = так
|регістри    =
|gpr         = 16, 32 (включно з одним регістром, що завжди повертає нуль при читанні)
|fpr         = 32 (опційно)
}}