AVX

Матеріал з Вікіпедії — вільної енциклопедії.
Перейти до: навігація, пошук

Advanced Vector Extensions (AVX) — розширення системи команд x86 для мікропроцесорів Intel і AMD, запропоноване Intel в березні 2008.

AVX надає різні поліпшення, нові інструкції і нову схему кодування машинних кодів.

Покращання[ред.ред. код]

  • Нова схема кодування інструкцій VEX
  • Ширина векторних регістрів SIMD збільшується з 128 (XMM) до 256 біт (регістри YMM0 - YMM15). Існуючі 128-бітові SSE інструкції будуть використовувати молодшу половину нових YMM регістрів, не змінюючи старшу частину. Для роботи з YMM регістрами додані нові 256-бітові AVX інструкції. У майбутньому можливе розширення векторних регістрів SIMD до 512 або 1024 біт. Наприклад, процесори з архітектурою Larrabee вже мають векторні регістри (ZMM) шириною в 512 біт, і використовують для роботи з ними SIMD команди з MVEX і VEX префіксами, але при цьому вони не підтримують AVX.
  • Неруйнуючі операції. Набір AVX інструкцій використовує трьохоперандний синтаксис. Наприклад, замість a = a + b можна використовувати c = a + b, при цьому регістр a залишається незміненим. У випадках, коли значення a використовується далі в обчисленнях, це підвищує продуктивність, оскільки позбавляє від необхідності зберігати перед обчисленням і відновлювати після обчислення регістр, що містив a, з іншого регістру або пам'яті.
  • Для більшості нових інструкцій відсутні вимоги до вирівнювання операндів в пам'яті. Однак, рекомендується стежити за вирівнюванням на розмір операнда, щоб уникнути значного зниження продуктивності.
  • Набір інструкцій AVX містить в собі аналоги 128-бітних SSE інструкцій для дійсних чисел. При цьому, на відміну від оригіналів, збереження 128-бітного результату буде обнуляти старшу половину YMM регістру. 128-бітові AVX інструкції зберігають інші переваги AVX, такі як нова схема кодування, трьохоперандний синтаксис і невирівнений доступ до пам'яті. Рекомендується відмовитися від старих SSE інструкцій на користь нових 128-бітних AVX інструкцій, навіть якщо достатньо двох операндів.

Нова схема кодування[ред.ред. код]

Нова схема кодування інструкцій VEX використовує VEX префікс. На даний момент існують два VEX префікса, довжиною 2 і 3 байти. Для 2-х байтного VEX префікса перший байт дорівнює 0xC5, для 3-х байтного 0xC4. У 64-бітному режимі перший байт VEX префікса унікальний. У 32-бітному режимі виникає конфлікт з інструкціями LES і LDS, який дозволяється старшим бітом другого байта, він має значення тільки в 64-бітному режимі, через непідтримувані форми інструкцій LES і LDS. Довжина існуючих AVX інструкцій, разом з VEX префіксом , не перевищує 11 байт. У наступних версіях очікується поява більш довгих інструкцій.

Нові інструкції[ред.ред. код]

Інструкція Опис
VBROADCASTSS, VBROADCASTSD, VBROADCASTF128 Копіює 32-х, 64-х або 128-ми бітний операнд з пам'яті в усі елементи векторного регістра XMM або YMM.
VINSERTF128 Заміщає молодшу або старшу половину 256-ти бітного регістра YMM значенням 128-ми бітного операнда. Інша частина регістра-одержувача не змінюється.
VEXTRACTF128 Витягує молодшу або старшу половину 256-ти бітного регістра YMM і копіює в 128-ми бітний операнд-призначення.
VMASKMOVPS, VMASKMOVPD Умовно зчитує будь-яку кількість елементів з векторного операнда з пам'яті в регістр-одержувач, залишаючи інші елементи неліченими і обнуляючи відповідні їм елементи регістра-одержувача. Також може умовно записувати будь-яку кількість елементів з векторного регістра в векторний операнд в пам'яті, залишаючи інші елементи операнда пам'яті незміненими
VPERMILPS, VPERMILPD Переставляє 32-х або 64-х бітові елементи вектора згідно операнду-селектору (з пам'яті або з регістра).
VPERM2F128 Переставляє 4 128-ми бітних елемента двох 256-ти бітних регістрів в 256-ти бітний операнд-призначення з використанням безпосередньої константи (imm) в якості селектора.
VZEROALL Обнуляє всі YMM регістри і позначає їх як невикористовувані. Використовується при перемиканні між 128-ми бітним режимом і 256-ти бітовим.
VZEROUPPER Обнуляє старші половини всіх регістрів YMM. Використовується при перемиканні між 128-ми бітним режимом і 256-ти бітовим.

Також в специфікації AVX описана група інструкцій PCLMUL (Parallel Carry-Less Multiplication, Parallel CLMUL)

  • PCLMULLQLQDQ xmmreg,xmmrm [rm: 66 0f 3a 44 /r 00]
  • PCLMULHQLQDQ xmmreg,xmmrm [rm: 66 0f 3a 44 /r 01]
  • PCLMULLQHQDQ xmmreg,xmmrm [rm: 66 0f 3a 44 /r 02]
  • PCLMULHQHQDQ xmmreg,xmmrm [rm: 66 0f 3a 44 /r 03]
  • PCLMULQDQ xmmreg,xmmrm,imm [rmi: 66 0f 3a 44 /r ib]

Застосування[ред.ред. код]

Підходить для інтенсивних обчислень з плаваючою комою в мультимедіа програмах та наукових завданнях. Там, де можлива більш висока ступінь паралелізму, збільшує продуктивність з дійсними числами.

Підтримка в операційних системах[ред.ред. код]

Використання YMM регістрів вимагає підтримки з боку операційної системи. Наступні системи підтримують регістри YMM:

  • Linux: з версії ядра 2.6.30, [5] released on June 9, 2009.
  • Windows 7: підтримка додана в Service Pack 1
  • Windows Server 2008 R2: підтримка додана в Service Pack 1

Див. також[ред.ред. код]