DDR2 SDRAM
Матеріал з Вікіпедії — вільної енциклопедії.
| типи DRAM пам'яті |
DDR2 SDRAM (от англ. double-data-rate two synchronous dynamic random access memory — подвоєна швидкість передачі даних синхронної пам'яті з довільним доступом) - це тип оперативної пам'яті використовуваної в комп'ютерах.
Як і DDR SDRAM, DDR2 SDRAM використовує передачу даних по обох фронтах тактового сигналу, за рахунок чого при такій же частоті шини пам'яті, як й у звичайної SDRAM, можна фактично подвоїти швидкість передачі даних (наприклад, при роботі DDR2 на частоті 100 МГЦ ефективна частота виходить 200 МГЦ). Основна відмінність DDR2 від DDR - удвічі більша частота роботи зовнішньої шини, по якій дані передаються в буфер мікросхеми пам'яті. При цьому робота самого чипа залишилася такою ж, як і у просто DDR, тобто з такими ж затримками, але при більшій швидкості передачі інформації. При порівнянні роботи мікросхем DDR та DDR2 на одноднаковій тактовій частоті DDR2 матиме удвічі більші затримки й загальна продуктивність буде гіршою.
Зміст |
[ред.] Сумісність
DDR2 не є зворотно сумісною з DDR, кількість контактів більша (240 проти 184 у DDR), тому ключ на модулях DDR2 розташований в іншому місці в порівнянні з DDR і вставити модуль DDR2 у роз'єм DDR, без пошкодження останнього, неможливо.
[ред.] Різниця між DDR2 і DDR
Пам’ять DDR2 має деякі конструктивні відмінності від модулів DDR-SDRAM, наприклад кількість контактів збільшено з 184 до 240 (контакти розміщенні ближче один до одного), а також змістився «ключ», що запобігає насильній установці у слот модуля пам’яті іншого типу.
Напруга електричного живлення в DDR2 1.8 В на відміну від модулів DDR — 2.5 В, внаслідок чого пам’ять має менше енергоспоживання і тепловиділення. Основною архітектурною відмінністю пам'яті DDR2 є можливість передачі чотирьох блоків даних за такт замість двох, як це було у випадку DDR.
Затримки при записі теж перетерпіли зміни: якщо звичайна пам'ять DDR може записувати дані відразу ж через такт після команди запису, у випадку DDR2 це неможливо через більш високі тактові частоти. Тому затримка запису вираховується по затримці читання шляхом вирахування одного такту. Особливо це актуально при асинхронній роботі (типовий випадок, коли пам'ять DDR2-533 використається на платформі із частотою системної шини 800 МГц) в одно канальному режимі. У цій ситуації збільшена на 33% теоретична пропускна здатність пам'яті DDR2-533 у порівнянні з DDR400 найчастіше не дає помітного приросту продуктивності. Взагалі на такі нестиковки можна було б не звертати увагу, тим більше що у випадку використання синхронного режиму (системна шина 1066 МГц) застосування цього типу пам'яті реабілітує себе.
[ред.] Як працює пам’ять DDR2
Якщо слідувати термінології SDR (Single Data Rate), DDR (Double Data Rate), то пам'ять DDR2 було б логічно назвати QDR (Quadra Data Rate), оскільки цей стандарт має в чотири рази більшу швидкість передачі, тобто в стандарті DDR2 при пакетному режимі доступу дані передаються чотири рази за один такт. Для організації даного режиму роботи пам'яті необхідно, щоб буфер вводу-виводу (мультиплексор) працював на в чотири рази більшій частоті в порівнянні із частотою ядра пам'яті. Досягається це в такий спосіб: ядро пам'яті, як і раніше, синхронізується по позитивному фронті тактируючих імпульсів, а із приходом кожного позитивного фронту по чотирьох незалежних лініях у буфер вводу-виводу (мультиплексор) передаються 4n біти інформації (вибірка 4n бітів за такт, 4n-Prefetch). Сам буфер вводу-виводу тактується на подвоєній частоті ядра пам'яті й синхронізується як по позитивному, так і по негативному фронті цієї частоти. Іншими словами, із приходом позитивного й негативного фронтів відбувається передача бітів у мультиплексному режимі на шину даних. Це дозволяє за кожен такт роботи ядра пам'яті передавати чотири слова на шину даних, тобто вчетверо підвищити пропускну здатність пам'яті. У пам'яті DDR2 реалізована схема розбивки масиву пам'яті на чотири логічних банки, а для модулів ємністю 1 і 2 Гбайт — на вісім логічних банків. Оскільки затримка CAS Delay становить два такти, то через два такти після команди читання дані можуть бути зчитані із шини даних. Нагадаємо, що в нас є чотири шини даних (лінії) шириною n біт кожна й передача даних може відбуватися паралельно по кожній із цих ліній. У нашому спрощеному прикладі можна вважати, що слова A1-A4, що відповідають першому банку, одночасно (протягом одного такту) передаються по чотирьох лініях. На наступному такті по чотирьох лініях одночасно передаються слова B1-B4 і т.д. Далі ці дані передаються в мультиплексор синхронно з позитивним фронтом тактового імпульсу. Оскільки мультиплексор працює на подвоєній частоті й виводить дані по шині шириною n біт синхронно з позитивним і негативним фронтами, за один такт роботи ядра пам'яті здійснюється вивід на шину даних 4n біт (4 слова). Зрозуміло, що у випадку реалізації архітектури 4n-Prefetch довжина пакета (Burst Length) даних не може бути менш 4. Тому для пам'яті DDR2 мінімальна довжина пакета становить 4. Одне з головних завдань у технології 4n-Prefetch — забезпечити наявність безперервного потоку даних на кожній із чотирьох ліній шириною n біт. З урахуванням того, що команди тактуються на частоті роботи ядра пам'яті й в один момент часу на шині може бути присутнім тільки одна команда, це завдання не таке просте, як здається. Розглянемо як гіпотетичний приклад ситуацію із трьома банками пам'яті. Активація кожного наступного банку може відбуватися тільки після проміжку часу Row-to-Row Delay (tRRD). Типовим є випадок, коли tRRD становить два такти. Крім того, для кожного окремого банку після його активації команда на читання (вибір стовпця в межах активованого рядка) надходить із затримкою, обумовленої RAS-to-CAS Delay (tRCD). І якщо tRCD = 4T, то команда на читання першого банку співпаде з активацією третього банку. Для того щоб уникнути конфлікту команд, команду активації третього банку доводиться зміщати на цілий цикл, що, природньо, приводить і до зсуву всіх наступних команд для цього банку. У результаті такого зрушення на шині даних утвориться пропуск або пузир (Bubble), що приводить до зниження пропускної здатності пам'яті.
[ред.] Технічні стандарти
[ред.] Мікросхеми
| Стандартна назва | Частота пам'яті | Частота шини | Передач даних в секунду |
| DDR2-400 | 100 МГц | 200 МГц | 400 млн. |
| DDR2-533 | 133 МГц | 266 МГц | 533 млн. |
| DDR2-667 | 166 МГц | 333 МГц | 667 млн. |
| DDR2-800 | 200 МГц | 400 МГц | 865 млн. |
| DDR2-1066 | 266 МГц | 533 МГц | 1066 млн. |
[ред.] Модулі
Для використання в комп'ютерах, DDR2 SDRAM поставляється в модулях DIMM з 240 контактами й одним ключем (вирізом у смузі контактів). DіMM'и розрізняються по максимальній швидкості передачі даних (часто називаною пропускною здатністю)
| Назва модуля | Частота шини | Тип чіпа | Пікова швидкість передачі даних |
| PC2-3200 | 200 МГц | DDR2-400 | 3,200 ГіБ/с |
| PC2-4200 | 266 МГц | DDR2-533 | 4,200 ГіБ/с |
| PC2-5300 | 333 МГц | DDR2-667 | 5,300 ГіБ/с1 |
| PC2-5400 | 337 МГц | DDR2-675 | 5,400 ГіБ/с |
| PC2-5600 | 350 МГц | DDR2-700 | 5,600 ГіБ/с |
| PC2-5700 | 355 МГц | DDR2-711 | 5700 ГіБ/с |
| PC2-6000 | 375 МГц | DDR2-750 | 6000 ГіБ/с |
| PC2-6400 | 400 МГц | DDR2-800 | 6,400 ГіБ/с |
| PC2-7100 | 444 МГц | DDR2-888 | 7,100 ГіБ/с |
| PC2-7200 | 450 МГц | DDR2-900 | 7,200 ГіБ/с |
| PC2-8000 | 500 МГц | DDR2-1000 | 8000 ГіБ/с |
| PC2-8500 | 533 МГц | DDR2-1066 | 8,500 ГіБ/с |
