VHDL

Матеріал з Вікіпедії — вільної енциклопедії.
Перейти до: навігація, пошук
VHDL
Парадигма: паралельна
Дата появи: 1983
Система типізації: сильна
Під впливом від: Ada, Verilog
Звичайні розширення файлів: VHD

VHDL — мова опису апаратних засобів. Абревіатура є скороченням повної назви англійською мовою: Very high speed integrated circuits Hardware Description Language. Мова VHDL широко використовується для проектування програмованих логічних інтегральних схем (ПЛІС) та надвеликих інтегральних схем (НВІС).

Див. також[ред.ред. код]

Література[ред.ред. код]

Комп'ютер Це незавершена стаття про комп'ютери.
Ви можете допомогти проекту, виправивши або дописавши її.