Технологія виробництва напівпровідників

Матеріал з Вікіпедії — вільної енциклопедії.
Перейти до навігації Перейти до пошуку
Ця стаття є сирим перекладом з іншої мови. Можливо, вона створена за допомогою машинного перекладу або перекладачем, який недостатньо володіє обома мовами. Будь ласка, допоможіть поліпшити переклад. (липень 2018)
Кристалічний кремний
Мікросхема Apple VTI «Bagpipe».

Технологічний процес напівпровідникового виробництва — технологічний процес виготовлення напівпровідникових (н/п) виробів і матеріалів, що складається з послідовності технологічних (обробка, складання) та контрольних операцій, частина виробничого процесу виготовлення н/п виробів (транзисторів, діодів тощо).

При виробництві н/п інтегральних мікросхем застосовується фотолітографія і літографічне обладнання. Роздільна здатність (у мкм і нм) цього обладнання (т. зв. Проектні норми) і визначає назву застосовуваного конкретного технологічного процесу.

Удосконалення технології та пропорційне зменшення розмірів н/п структур сприяють поліпшенню характеристик (розміри, енергоспоживання, вартість) напівпровідникових приладів (мікросхем, процесорів, мікроконтролерів тощо). Особливу значимість це має для процесорних ядер, в аспектах споживання електроенергії та підвищення продуктивності, тому нижче вказані процесори (ядра) масового виробництва на даному техпроцесі.

Особливості[ред. | ред. код]

Технології виробництва напівпровідникової продукції із субмікронними розмірами елементів заснована на надзвичайно широкому колі складних фізико-хімічних процесів: отримання тонких плівок термічним і іонно-плазмовим розпиленням у вакуумі, механічна обробка пластин проводиться по 14-му класу чистоти з відхиленням від площинності не більше 1 мкм, широко застосовується ультразвук і лазерне випромінювання, використовуються відпал у кисні і водні, робочі температури при плавленні металів досягають більше 1500 °C, при цьому дифузійні печі підтримують температуру з точністю 0,5 °C, широко застосовуються небезпечні хімічні елементи та з'єднання (наприклад, білий фосфор).

Усе це обумовлює особливі вимоги до виробничої гігієни, так звану «електронну гігієну», адже в робочій зоні обробки напівпровідникових пластин або на операціях складання кристала не повинно бути більше п'яти пилинок розміром 0,5 мкм в 1 л повітря. Тому в чистих кімнатах на фабриках із виробництва подібних виробів всі працівники зобов'язані носити спеціальні комбінезони. У рекламних матеріалах Intel спецодяг працівників отримала назву bunny suit («костюм кролика»).

Етапи технологічного процесу[ред. | ред. код]

Пластина монокристалічного кремнію з готовими мікросхемами

Технологічний процес виробництва напівпровідникових приладів та інтегральних мікросхем (мікропроцесорів, модулів пам'яті та ін) включає нижченаведені операції.

  • Механічну обробку напівпровідникових пластин — отримують пластини напівпровідника зі строго заданої геометрією, потрібної кристалографічної орієнтацією (не гірше ± 5 %) і класом чистоти поверхні. Ці пластини надалі служать заготовками у виробництві приладів або підкладками для нанесення епітаксійного шару.
  • Хімічну обробку (попередню всім термічним операціями) — видалення механічно порушеного шару напівпровідника і очищення поверхні пластини. Основні методи хімічної обробки: рідинне і газове травлення, плазмохімічні методи. Для отримання на пластині рельєфу (профілізація поверхні) у вигляді виступів і западин певної геометрії, для витравлювання вікон у маскувальних покриттях, для прояву прихованого зображення в шарі експонованого фоторезисту, для видалення його заполімерізірованних залишків, для отримання контактних майданчиків і розведення в шарі металізації застосовують хімічну (електрохімічну) обробку.
  • Епітаксіальне нарощування шару напівпровідника — осадження атомів напівпровідника на підкладку, в результаті чого на ній утворюється шар, кристалічна структура якого подібна структурі підкладки. При цьому підкладка часто виконує лише функції механічного носія.
  • Отримання маскуючого покриття — для захисту шару напівпровідника від проникнення домішок на наступних операціях легування. Найчастіше проводиться шляхом окислення епітаксійного шару кремнію в середовищі кисню при високій температурі.
  • Фотолітографія — виробляється для утворення рельєфу в діелектричній плівці.
  • Введення електрично активних домішок у пластину для утворення окремих p- та n-областей — потрібно для створення електричних переходів, ізолюючих дільниць. Проводиться методом дифузії з твердих, рідких або газоподібних джерел, основними дифузантами у кремній є фосфор і бор.
  • Термічна дифузія — спрямоване переміщення частинок речовини в бік убування їх концентрації: визначається градієнтом концентрації. Часто застосовується для отримання введення легуючих домішок у напівпровідникові пластини (або вирощені на них епітаксіальні шари) для отримання протилежної, в порівнянні з вихідним матеріалом, типу провідності, або елементів із більш низьким електричним опором.
  • Іонне легування (застосовується при виготовленні напівпровідникових приладів із великою щільністю переходів, сонячних батарей і СВЧ-структур) визначається початковою кінетичною енергією іонів у напівпровіднику і виконується в два етапи:
    • в напівпровідникову пластину на вакуумній установці вводять іони
    • робиться відпал при високій температурі

У результаті відновлюється порушена структура напівпровідника і іони домішки займають вузли кристалічної решітки.

  • Отримання омічних контактів і створення пасивних елементів на пластині — за допомогою обробки фотолітографії в шарі оксиду, що покриває області сформованих структур, над попередньо створеними сильно легованими областями n+- або p+-типу, які забезпечують низький перехідний опір контакту, розкривають вікна. Потім, методом вакуумного напилення всю поверхню пластини покривають шаром металу (металізують), надлишок металу видаляють, залишивши його тільки на місцях контактних майданчиків і розводки. Отримані таким чином контакти, для поліпшення адгезії матеріалу контакту до поверхні і зменшення перехідного опору, термічно обробляють (операція відпалу). У разі напилення на матеріал оксиду спеціальних сплавів отримують пасивні тонкоплівкові елементи — резистори, конденсатори, індуктивності.
  • Додавання додаткових шарів металу (у сучасних процесах — близько 10 шарів), між шарами розташовують діелектрик (англ. inter-metal dielectric, IMD) із наскрізними отворами.
  • Пасивація поверхні пластини. Перед контролем кристалів необхідно очистити їх зовнішню поверхню від різних забруднень. Більш зручною (у технологічному плані) є очищення пластин безпосередньо після скрайбування або різання диском, поки вони ще не розділені на кристали. Це доцільно й тому, що крихти напівпровідникового матеріалу, утворені при скрайбуванні або надрізанні пластин, потенційно є причиною появи браку при розмелюванні їх на кристали з утворенням подряпин при металізації. Найбільш часто пластини очищають у деіонізованій воді на установках гідромеханічної (кістьевой) відмивання, а потім сушать на центрифузі, у термошкафу при температурі не більше 60 °C або інфрачервоним нагрівом. На очищеній пластині визначаються дефекти вносяться операцією скрайбування і розламування пластин на кристали, а також раніше проведених операціях — фотолітографії, окисленні, напилюванні, вимірі (відколи й мікротріщини на робочій поверхні, подряпини та інші ушкодження металізації, залишки оксиду на контактних майданчиках, різні залишкові забруднення у вигляді фоторезиста, лаку, маркувальної фарби і т. ін.).
  • Тестування нерозрізаної пластини. Зазвичай це випробування зондовими головками на установках автоматичної розбракування пластин. У момент торкання зондами розбраковуваних структур вимірюються електричні параметри. У процесі маркуються браковані кристали, які потім відкидаються. Лінійні розміри кристалів зазвичай не контролюють, так як їх висока точність забезпечується механічною та електрохімічною обробкою поверхні (товщина) і наступним скрайбуванням (довжина і ширина).
  • Поділ пластин на кристали — механічно поділяє (розрізанням) пластину на окремі кристали.
  • Збірка кристала і наступні операції монтажу кристала в корпус і герметизація — приєднання до кристалу виводів і подальша упаковка в корпус, з подальшою його герметизацією.
  • Електричні вимірювання та випробування — проводяться з метою відбракування виробів, що мають невідповідні технічної документації параметри. Іноді спеціально випускаються мікросхеми з «відкритим» верхньою межею параметрів, що допускають згодом роботу в позаштатних для решти мікросхем режимах підвищеного навантаження (див., наприклад, Розгін комп'ютерів).
  • Тестова структура — гетероструктура, сформована на напівпровідниковій пластині, що використовується у процесі тестового контролю мікросхем на виробництві. Завершальний технологічний цикл виготовлення пристрою — вельми важливе і складне завдання (так, для перевірки всіх комбінацій схеми, що складається з 20 елементів із 75 (сукупно) входами, при використанні пристрою, що працює за принципом функціонального контролю зі швидкістю 104 перевірок у секунду, буде потрібно 1019 років).
  • Маркування, нанесення захисного покриття, упаковка — завершальні операції перед відвантаженням готового виробу кінцевому споживачеві.
Для виконання вимог електронної виробничої гігієни будують особливо чисті приміщення, у яких люди можуть перебувати тільки в спеціальному одязі

Технології виробництва напівпровідникової продукції з субмікронними розмірами елементів засновані на надзвичайно широкому колі складних фізико-хімічних процесів: отримання тонких плівок термічним і іонно-плазмовим розпиленням у вакуумі, механічна обробка пластин проводиться за 14-м класом чистоти з відхиленням від площинності не більше 1 мкм, широко застосовується ультразвук і лазерне випромінювання, використовуються відпал у кисні та водні, робочі температури при плавленні металів сягають понад 1500 °C, при цьому дифузійні печі підтримують температуру з точністю 0,5 °C, широко застосовуються небезпечні хімічні елементи та сполуки (наприклад, білий фосфор).

Усе це обумовлює особливі вимоги до виробничої гігієни, так звану «електронну гігієну», адже у робочій зоні обробки напівпровідникових пластин або на операціях складання кристала не повинно бути більше п'яти порошинок розміром 0,5 мкм у 1 л повітря. Тому в чистих кімнатах на фабриках по виробництву подібних виробів усі працівники зобов'язані носити спеціальні, виготовлені з металізованої тканини комбінезони, халати, фартухи, куртки з капюшонами і вмонтованими в них захисними окулярами[1]. У рекламних матеріалах Intel спецодяг працівників отримав назву bunny suit («костюм кролика»)[2][3].

Техпроцеси більше 100 нм[ред. | ред. код]

10 мкм[ред. | ред. код]

10 мкм = 10 000 нм — технологічний процес відноситься до рівня напівпровідникових технологій, який був досягнутий приблизно в 1971—1972 роках, провідними напівпровідниковими компаніями[4], як-от Intel.

6 мкм[ред. | ред. код]

6 мкм = 6000 нм — техпроцес, застосований компанією Zilog у 1975 році в ЦП Zilog Z80[5].

3 мкм[ред. | ред. код]

3 мкм = 3000 нм — техпроцес, що відповідає рівню технології, досягнутому в 1979 році Intel. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 3 мкм.

  • Intel 8085 — 1977 рік, було виготовлено з використанням 3,2 мкм техпроцесу.
  • Intel 8086 — 1978 рік, техпроцес 3,2 мкм.
  • Intel 8088 — 1979 рік, техпроцес 3,2 мкм[6].

1,5 мкм[ред. | ред. код]

1,5 мкм = 1500 нм — техпроцес, що відповідає рівню технології, досягнутому Intel у 1982 році. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 1,5 мкм.

1 мкм[ред. | ред. код]

1 мкм = 1000 нм — техпроцес відноситься до рівня напівпровідникової технології, який був досягнутий приблизно в 1985 році провідними напівпровідниковими компаніями, як-от Intel і IBM.

0,8 мкм[ред. | ред. код]

0,8 мкм = 800 нм — техпроцес, що відповідає рівню технології, досягнутому в кінці 1980-х — початку 1990-х років компаніями Intel і IBM.

0,6 мкм[ред. | ред. код]

0,6 мкм = 600 нм — техпроцес, досягнутий виробничими потужностями компаніями Intel і IBM у 1994—1995 роках.

0,35 мкм[ред. | ред. код]

350 нм — техпроцес, що відповідає рівню технології, досягнутому в 1997 році провідними компаніями-виробниками мікросхем, як-от Intel, IBM, і TSMC. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 0,35 мкм.

0,25 мкм[ред. | ред. код]

250 нм — техпроцес, що відповідає рівню технології, досягнутому в 1998 році провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 0,25 мкм.

Шарів металу до 6; мінімальна кількість масок — 22.

0,18 мкм[ред. | ред. код]

180 нм — техпроцес, що відповідає рівню технології, досягнутому в 1999 році провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 0,180 мкм.

Шарів металу до 6—7; мінімальна кількість масок — 22—24.

0,13 мкм[ред. | ред. код]

130 нм — техпроцес, що відповідає рівню технології, досягнутому в 2000—2001 роках провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 130 нм.

  • Intel Pentium III Tualatin
  • Intel Celeron Tualatin-256 — жовтень 2001 року
  • Intel Pentium M Banias — березень 2003 року
  • Intel Pentium 4 Northwood — січень 2002 року
  • Intel Celeron Northwood-128 — вересень 2002 року
  • Intel Xeon Prestonia і Gallatin — лютий 2002 року
  • AMD Athlon XP Thoroughbred, Thorton і Barton
  • AMD Athlon MP Thoroughbred — серпень 2002 року
  • AMD Athlon XP-M Thoroughbred, Barton і Dublin
  • AMD Duron Applebred — серпень 2003 року
  • AMD K7 Sempron Thoroughbred-B, Thorton і Barton — липень 2004 року
  • AMD K8 Sempron Paris — липень 2004 року
  • AMD Athlon 64 Clawhammer і Newcastle — вересень 2003 року
  • AMD Opteron Sledgehammer — червень 2003 року
  • МЦСТ Ельбрус 2000 (1891BM4Я) — липень 2008 року
  • МЦСТ-R500S (1891ВМ3) — 2008 рік, 500 МГц

Техпроцеси менше 100 нм[ред. | ред. код]

90 нм (0,09 мкм)[ред. | ред. код]

90 нм — техпроцес, що відповідає рівню напівпровідникової технології, який було досягнуту до 2002—2003 років. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 90 нм.

Технологічний процес із проектною нормою 90 нм часто використовується з технологіями напруженого кремнію, мідних з'єднань із меншим опором, ніж у раніше застосовуваного алюмінію, а також новим діелектричним матеріалом із низькою діелектричною проникністю.

65 нм (0,065 мкм)[ред. | ред. код]

65 нм — техпроцес, що відповідає рівню технології, досягнутому до 2004 року провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 65—70 нм.

  • STI Cell — PlayStation 3 — 17 листопада 2007 року
  • Microsoft Xbox 360 «Falcon» CPU — вересень 2007 року
  • Microsoft Xbox 360 «Opus» CPU — 2008 рік
  • Microsoft Xbox 360 «Jasper» CPU — жовтень 2008 року
  • Microsoft Xbox 360 «Jasper» GPU — жовтень 2008 року
  • Sun UltraSPARC T2 — жовтень 2007 року
  • TI OMAP 3 — лютий 2008 року
  • VIA Nano — травень 2008 року
  • Loongson — 2009 рік
  • Ельбрус-4С — 2014 рік

50 нм (0,050 мкм)[ред. | ред. код]

50 нм — техпроцес, що відповідає рівню технології, досягнутому до 2005 року провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 50 нм.

45 нм (0,045 мкм)[ред. | ред. код]

45 нм — техпроцес, що відповідає рівню технології, досягнутому до 2006—2007 років провідними компаніями-виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 45 нм. Для мікроелектронної промисловості став революційним, оскільки це був перший техпроцес, що використовує технологію high-k/metal gate[7][8] (HfSiON/TaN в технології компанії Intel), для заміни фізично себе вичерпавших SiO2/poly-Si.

32 нм (0,032 мкм)[ред. | ред. код]

32 нм — техпроцес, що відповідає рівню технології, досягнутому до 2009—2010 року провідними компаніями-виробниками мікросхем. Відповідає лінійному вирішенню літографічного обладнання, приблизно рівному 32 нм. Восени 2009 компанія Intel перебувала на етапі переходу до цього нового техпроцесу[9][10][11][12][13]. З початку 2011 року почали вироблятися процесори за даним техпроцесом.

28 нм (0,028 мкм)[ред. | ред. код]

У третьому кварталі 2010 року на нових потужностях розташованої на Тайвані фабрики Fab 12 компанії TSMC повинен початися серійний випуск продукції за 28-нанометровою технологією[14].

У травні 2011 року за технологією 28 нм фірмою Altera була випущена найбільша у світі мікросхема, що складається з 3,9 млрд транзисторів[15].

  • AMD Steamroller (третє покоління Bulldozer, очікується до середини 2014 року)[16][17].
  • Ельбрус-8С (восьмиядерний процесор серверного класу з архітектурою Ельбрус, очікується до 2015 року)[18][19].

22 нм (0,022 мкм)[ред. | ред. код]

22 нм — техпроцес, що відповідає рівню технології, досягнутому до 2009—2012 роках провідними компаніями — виробниками мікросхем. Відповідає лінійній роздільній здатності літографічного обладнання, приблизно рівній 22 нм. 22-нм елементи формуються при літографії шляхом експонування маски світлом довжиною хвилі 193 нм[20][21].

У 2008 році, на щорічній виставці високих технологій International Electron Devices Meeting у Сан-Франциско технологічний альянс компаній IBM, AMD і Toshiba продемонстрував комірку пам'яті SRAM, виконану за 22-нм техпроцесом із транзисторів типу FinFET, які, своєю чергою, виконуються за прогресивною технологією high-k/metal gate (затвори транзистора виготовляються не з кремнію, а з гафнію), площею всього 0,128 мкм² (0,58 × 0,22 мкм)[22]. Також про розробку комірки пам'яті типу SRAM площею 0,1 мкм² створену по техпроцесу 22 нм оголосили IBM і AMD[23]. Перші працездатні тестові зразки регулярних структур (SRAM) представлені публіці компанією Intel в 2009 році[24]. 22-нм тестові мікросхеми являють собою пам'ять SRAM і логічні модулі. SRAM-осередки розміром 0,108 і 0,092 мкм² функціонують у складі масивів за 364 млн біт. Осередок площею 0,108 мкм² оптимізований для роботи в низьковольтному середовищі, а осередок площею 0,092 мкм² є найбільш мініатюрним із відомих сьогодні осередків SRAM.

Виробляються процесори за такою технологією з початку 2012 року.

  • Intel Ivy Bridge / Ivy Bridge-E
  • Intel Haswell (послідовник Ivy Bridge, із вбудованим GPU).
  • Intel Bay Trail-M (мобільні Pentium і Celeron на мікроархітектурі Silvermont; вересень 2013)

16 нм FinFET[ред. | ред. код]

Станом на вересень 2014 року TSMC продовжує розробки 16 нм техпроцесу на транзисторах із вертикально розташованим затвором (fin field effect transistor, FinFET) і планує почати 16 нм виробництво в 1 кварталі 2015 року[25].

В іншому мовному розділі є повніша стаття Multigate_device (англ.). Ви можете допомогти, розширивши поточну статтю за допомоги перекладу з англійської.
  • Дивитись автоперекладену версію статті з мови «англійська».
  • Перекладач повинен розуміти, що відповідальність за кінцевий вміст статті у Вікіпедії несе саме автор редагувань. Онлайн-переклад надається лише як корисний інструмент перегляду вмісту зрозумілою мовою. Не використовуйте невичитаний і невідкорегований машинний переклад у статтях української Вікіпедії!
  • (англ.) Google's machine translation is a useful starting point for translations, but translators must revise errors as necessary and confirm that the translation is accurate, rather than simply copy-pasting machine-translated text to the Ukrainian Wikipedia.
  • Не перекладайте текст, який видається недостовірним або низької якості. Якщо можливо, перевірте текст за посиланнями, поданими в іншомовній статті.
  • Докладні рекомендації: див. Вікіпедія:Переклад.

14 нм (0,014 мкм)[ред. | ред. код]

Будівництво заводу під назвою Fab42 в американському штаті Аризона почалося в середині 2011 року, а в експлуатацію він буде зданий у 2013 році. За заявою Intel, він стане найсучаснішим заводом із масового випуску комп'ютерних процесорів — Intel буде випускати тут продукцію по 14-нанометровій технології на основі 300-міліметрових кремнієвих пластин. Завод також стане першим масовим виробництвом, сумісним із 450-мм пластинами[26][27]. У будівництво планується вкласти понад 5 млрд $. На момент запуску Fab 42 стане, як очікується, одним із найбільш передових у світі заводів із випуску напівпровідникової продукції у великих обсягах.

У січні 2014 року Intel оголосила про затримку відкриття заводу Fab 42[28]. Відкриття заводу планується у IV кварталі 2014 року, масове виробництво в I кварталі 2015 року[29].

Станом на травень 2014 компанія Samsung продовжує розробки техпроцесів 14 нм LPE/LPP[30]. У 2015 році Samsung випускатиме процесори для Apple за нормами 14 нм[31].

10 нм (0,01 мкм)[ред. | ред. код]

Тайванський напівпровідниковий виробник United Microelectronics (UMC) повідомив, що приєднається до технологічного альянсу IBM для участі в розробці 10-нм CMOS-техпроцесу[32].

У 2011 році публікувалася інформація про плани Intel щодо випуску серверних рішень і розвитку техпроцесу 10 нм до 2018 року[33].

Пробний випуск продукції компанії Taiwan Semiconductor Manufacturing Company (TSMC) за нормами 10 нм намічений на 2015 рік, а серійний — на 2016 рік[34].

У телефоні Samsung Galaxy S8 2017 року використовується 10-нанометровий техпроцес.

7 нм (0,007 мкм)[ред. | ред. код]

За деякими даними Intel планує вийти на ринок із технологічним процесом 7 нм у 2017 році[35].

6 нм (0,006 мкм)[ред. | ред. код]

16 квітня 2019 р. компанія TSMC анонсувала освоєння технологічного процесу 6-нм у ризиковому виробництві, що дозволяє збільшити щільність елементів мікросхем на 18 %. Цей техпроцес є більш дешевою альтернативою техпроцесу 5 нм, він дозволяє легко масштабувати топології, розроблені для 7 нм[36].

5 нм (0,005 мкм)[ред. | ред. код]

У 1-й половині 2019 року компанія TSMC розпочала ризикове виробництво чипів за 5-нм техпроцесом.[37] Перехід на цю технологію дозволяє збільшити щільність електронних компонентів на 80 % і підвищити швидкодію на 15 %[38].

Технологічний процес 5 нм кінцеві користувачі отримали у 2020 році, зокрема на його основі виготовлений процесор Apple A14 Bionic. На думку деяких експертів, 5 нм буде кінцем закону Мура[39].

Менше 5 нм[ред. | ред. код]

Відповідно до закону Мура, взявши за точку відліку очікувану в 2020 році появу 5-нм техпроцесу, можна спрогнозувати, що 4-нм технологія з'явиться приблизно в 2022 році, 3-нм — у 2024 році, 2-нм — у 2026 році, і, нарешті, 1-нм — у 2028 році, який може стати межею для поточних літографічних технологій напівпровідникового кремнію у його нинішній реалізації[40]. У результаті у 2030 році і наступних роках можна бути побачити зрушення у технології, що дадуть більш дрібні компоненти у вигляді силіцію або кремнієвих нанотрубок.

Див. також[ред. | ред. код]

Примітки[ред. | ред. код]

  1. ↑ Городилин Ст. М., Городилин Ст. Ст.. § 21. Випромінювання, їх дії на навколишнє середовище та заходи боротьби за екологію. // Регулювання радіоапаратури. — Видання четверте, виправлене і доповнене. — М. : Вища школа, 1992. — С. 79. — ISBN 5-06-000881-9.
  2. ↑ Мініатюрність, чистота. Архів оригіналу за 5 серпня 2013. Процитовано 11 січня 2015. 
  3. ↑ Intel Museum — From Sand to Circuits
  4. ↑ Mueller, S (21 липня 2006). Microprocessors from 1971 to the Present. informIT. Процитовано 11 травня 2012. 
  5. ↑ Архівована копія. Архів оригіналу за 14 лютого 2012. Процитовано 10 січня 2015. 
  6. ↑ Архівована копія. Архів оригіналу за 27 квітня 2015. Процитовано 10 січня 2015. 
  7. ↑ PRESS KIT — First 45nm Chips: Eco-Friendly. Faster. ‘Cooler’.
  8. ↑ Intel Demonstrates High-k + Metal Gate Transistor Breakthrough on 45 nm Microprocessors
  9. ↑ Intel 32nm Logic Technology(англ.)
  10. ↑ процессоры Intel по 32-нм технологии. Архів оригіналу за 30 березня 2010. Процитовано 17 січня 2015. 
  11. ↑ New Details on Intel's Upcoming 32nm Logic Technology(англ.)
  12. ↑ White Paper Introduction to Intel's 32nm Process Technology(англ.)
  13. ↑ High Performance 32nm Logic Technology Featuring 2nd Generation High-k + Metal Gate Transistors
  14. ↑ TSMC подолала складності 40-нанометрової технології і в цьому році почне випуск за нормами 28 нм. Архів оригіналу за 6 жовтня 2017. Процитовано 8 травня 2019. 
  15. ↑ Корпорація Altera встановила новий галузевий рекорд - Програмована вентильна матриця (FPGA) Stratix V. Архів оригіналу за 5 березня 2016. Процитовано 10 січня 2015. 
  16. ↑ AMD виправляє мінуси в архітектурі Bulldozer Steamroller
  17. ↑ Нова архітектура AMD «Steamroller» у 2014? // 3.01.2013
  18. ↑ МЦСТ. = Новий 8-ядерний мікропроцесор Ельбрус-8С. [недоступне посилання з липня 2019]
  19. ↑ Восьмиядерний мікропроцесор з архітектурою Ельбрус. Архів оригіналу за 25 червня 2014. Процитовано 10 січня 2015. 
  20. ↑ Новини з форуму Intel, який проходив з 22 по 24 вересня у Сан-Франциско для розробників (Intel Developer Forum, IDF)[недоступне посилання з липня 2019]
  21. ↑ Розетський камінь літографії, 2013-11-20, за матеріалами Lars Leibmann, The Escalating Design Impact of Resolution-Challenged Lithography. ICCAD 2013
  22. ↑ IBM, AMD і Toshiba продемонстрували першу 22-нм комірку пам'яті SRAM[недоступне посилання з травня 2019]
  23. ↑ IBM і AMD продемонструють 22 нм комірку пам'яті. Архів оригіналу за 5 березня 2016. Процитовано 10 січня 2015. 
  24. ↑ Intel Developer Forum 22nm News Facts
  25. ↑ TSMC почне 16 нм виробництво в 1 кварталі 2015 року.
  26. ↑ A First Look at Intel's 14nm Fab 42 Manufacturing Facility // January 25, 2012 by Douglas Perry — source: VLSI Research; російською: Intel Fab 42: первые фото строящегося производства по созданию 14 нм процессоров. Цитата: «first volume production facility that is compatible with 450 mm wafers»
  27. ↑ Update: Intel to build fab for 14-nm chips // Mark LaPedus 2/18/2011 «Fab 42, will be a 300-mm plant. It will also be compatible for 450-mm»
  28. ↑ to worry-about Intel cancels 14nm Fab 42 in Arizona, due to increasing competition from ARM. // ExtremeTech
  29. ↑ Intel postpones Broadwell to availability 4Q14
  30. ↑ http://www.digitimes.com/news/a20140514PD208.html
  31. ↑ Samsung випускатиме процесори для Apple за нормами 14 нм. [Архівовано 5 липня 2017 у Wayback Machine.] // iXBT.com
  32. ↑ UMC приєднається до IBM у розробці 10-нм техпроцесу
  33. ↑ Слайд Intel вказує на 10-нм техпроцес у 2018 році
  34. ↑ У майбутньому році TSMC планує почати пробний, а в 2016 році - серійний випуск продукції за нормами 10 нм. Архів оригіналу за 10 лютого 2019. Процитовано 8 травня 2019. 
  35. ↑ IDF 2013: Intel Shows Plans For 7 nm Chips; 22 nm LTE Atoms are Shipping. DailyTech. 11 вересня 2013. Архів оригіналу за 3 січня 2015. Процитовано 10 січня 2015. 
  36. ↑ TSMC Unveils 6-nanometer Process (англ.). TSMC. Процитовано 18 квітня 2019. 
  37. ↑ TSMC завершила разработку 5-нм техпроцесса — началось рисковое производство (рос.). 3DNews - Daily Digital Digest. Процитовано 10 квітня 2019. 
  38. ↑ TSMC and OIP Ecosystem Partners Deliver Industry’s First Complete Design Infrastructure for 5nm Process Technology (англ.). TSMC. Архів оригіналу за 14 квітня 2019. Процитовано 18 квітня 2019. 
  39. ↑ End of Moore's Law: It's not just about physics. CNET. 28 серпня 2013. 
  40. ↑ Samsung's Kim Claims No Limit to Scaling


{{{alt}}} Це незавершена стаття про апаратне забезпечення.
Ви можете допомогти проєкту, виправивши або дописавши її.
Отримано з https://uk.wikipedia.org/w/index.php?title=Технологія_виробництва_напівпровідників&oldid=38045429